【後藤弘茂のWeekly海外ニュース】 HBM2がメインストリームのCPUやAPUに採用される日
GDDR5XをJEDECが公開、GDDR5の2倍のメモリー帯域
JEDECは、グラフィックス用メモリーの新規格「JESD232 Graphics Double Data Rate（GDDR5X） SGRAM」（以下、GDDR5X）を発表した。GDDR5Xの仕様は、JEDECのWebサイトから無償でダウンロードできる。
SC15 - Tezzaronの最大18ウェハを積み上げる3D実装のDiRAM4アーキテクチャ
次の図のようにメモリチップとコントロールチップを積層する点は、HBMなどと似ているが、Tezzaronのスタックのメモリチップはメモリアレイだけを搭載し、デコーダやセンスアンプなどのメモリの周辺回路はコントロールチップに置かれている。このように周辺回路を含まないことでメモリチップを小さくする、あるいは、より多くのビットをメモリチップに詰め込める。 周辺回路を別チップにすると、一般に、メモリチップとの接続本数が増えたり、配線が長くなったりするという問題がでるが、Tezzaronのチップ間の接続はTSVよりずっと小さく、チップ内の接続とあまり変わらず、問題にならないという。このように要素別に分解した形でRAMを作るので、Tezzaronは、Dis IntegratedなRAMということで、「DiRAM4アーキテクチャ」と呼んでいる。
「DRAMは10nm世代まで行ける」、SamsungがIEDMで発表
韓国Samsung Electronics社は2015年12月9日、国際学会「IEDM 2015」で20nm世代のDRAMの開発について講演した。同社は今回、20nm世代のDRAMを試作し、その特性は非常に良好とした上で、「同じ手法を使えば10nm世代までいける」と主張した。
同じ「DDR4」で何が違う? - センチュリーマイクロのDDR4 DIMMで検証する「B1ガーバー」の効果
という4種類のガーバーが現在確認できる。このうち一番上のA0は1rank、つまり片面実装のモジュールであり、両面実装のものがB0/D0/E0である。ただし、D0/E0はRegistered DIMMなので、最もよく使われている両面実装のUnbuffered DIMMはRevision B0として規定されている(Photo01)。 ちなみにこの標準ガーバーは、あくまで「この設計図通りの配線で、指定された材質や構造にしたがって作れば、想定どおりのタイミングでDRAMがアクセスできる」というものだから、必ずこの標準ガーバーを使わなければいけない。というものではない。 ちょっと古い話だが、例えばCorsairは以前からオーバークロックメモリに独自基板を使っており、GND層を広く拡張し、そこにヒートシンクを着けることで、チップだけでなく基板からの放熱も可能としている。同社のDomoinatorシリー
RAMBUS、DDR4 DIMM向けChipsetの製造販売を開始
Photo03:今回の主役であるEly Tsern博士(ViP, Memory Products, Memory+Interface Division)。Chief Technologystの肩書きもお持ち。ちなみにマーケティング的な質問に対しては、同席されたSamira Naraghi氏(Director, Product Marketing)が対応された さて、説明の順序がちょっと本来のプレゼンテーションと異なるが、まずはChipsetとは何ぞや? という話から。これまでDIMMの話をするとき、Unbuffered DIMMとRegistered DIMMの2種類があり、これに加えてDDR4世代では新たにLRDIMM(Load Reduced DIMM)というものが加わった。この構造を示したのがPhoto04のスライドである。Unbuffered DIMMは名前の通り一切Bufferが
SKハイニックス、次世代モバイル用DRAM「Wide I/O 2」を開発――20nmプロセス採用
消費電力25％削減 2014年9月、SKハイニックス（SK hynix）の代表であるパク・ソンウク氏は、「高性能モバイルDRAM『Wide I/O 2』を業界で初めて開発した」と明らかにした。 今回の製品は、20nmプロセスを適用して製造した8Gビットメモリで、I/Oのピン数がLP DDR4（Low Power DDR4）よりも16倍多い512個に達する。動作電圧は1.1VでLP DDR4と同じだが、電流効率を高めて電力消費を25％ほど減らした。 モバイルDRAMの中でもデータ処理速度が最も速い。LP DDR4は動作速度3200Mビット/秒で、データ処理速度が12.8Gバイト/秒だが、「Wide I/O 2」は動作速度800Mビット/秒で、データ処理速度は51.2Gバイト/秒に至る。動作速度は遅いが入出力のピン数が多く、1秒当たりのデータ処理量はLP DDR4の4倍にもなる。これまでの「W
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
【後藤弘茂のWeekly海外ニュース】 DRAMダイ当たりの帯域を4倍に高めた「HBM2」
【後藤弘茂のWeekly海外ニュース】 来年ラッシュとなる新メモリ「HBM2」の採用
https://pc.watch.impress.co.jp/docs/column/kaigai/714218.html
【後藤弘茂のWeekly海外ニュース】 20nmプロセスへと微細化しLPDDR4への移行が進むモバイルDRAM
【後藤弘茂のWeekly海外ニュース】 AMDとNVIDIAの次期GPUから始まるメモリの技術改革
【後藤弘茂のWeekly海外ニュース】 DRAMスケーリングの課題と打開策