UNIVERSIDAD NACIONAL DE INGENIERÍA

(UNI – RUSB)

Facultad de Electrotecnia y Computación.

(FEC)
Electrónica Digital II
Docente: Marlon Alejandro Robleto Alemán
3T2-Eo
Problemas sobre:
Conversores Analógico – Digital & Digital – Analógico

Integrantes:
Moncada Sequeira Brookling Osmani
López Muñoz Eliezer Valentin
Páramo Somoza Jasson Javier

Managua 06 de diciembre de 2019

R=

 Primero que nada, se debe de tener en cuenta que el voltaje de la salida de un

Conversor Digital Análogo tiene un factor “K” el cual cambia siempre dependiendo del
conversor en este ejercicio se pide que con un dac cuyo voltaje de salida es de 2V con un
condigo 01100100 se encuentre un voltaje de salida para el siguiente código de
10110011.
2^64
2^32
2^16

2^1
2^8
2^4
2^2

1 1 0 0 1 0 0 = 64+32+4 = 100.
Como ya se conoce el voltaje de salida en este caso 2V para este valor en binario
(10010), ahora se procederá a despejar K.
2𝑉
K=( 100 ) = 0.02𝑉 20mV.

Esto quiere decir que cada valor en binario se debe multiplicar por 20mV otro modo
de decirlo es el tipo de muestreo de la señal binaria que toma el Dac para agregarle un valor
analógico o dicho de otro modo agregar un valor pseudo analógico.
Para el siguiente valor 10110011 se procederá a sacar su valor en decimal y a
multiplicarlo por 20mV.

10110011 = 1+2+16+32+128= 17910

Por lo tanto, voltaje de salida para el segundo caso ⸫

Vsal (segundo caso) = 179*20mV = 3.58V

1
 R= Antes de proceder a realizar el ejercicio es necesario aclarar lo que es una
resolución en conversores analógicos digitales, por lo tanto: una resolución se define como
el cambio más pequeño que puede ocurrir en la salida analógica como resultado de un cambio
en la entrada.
Dicho de otro modo, es el valor más pequeño por el cual cada escalón va
incrementando y este mismo cambia conforme el valor en binario cambia, pero siempre
manteniendo el mismo incremento.

Por ende, en el ejercicio brinda un valor máximo de 2V y un escalón que se puede ver
que posee 8 bits, visto de otra forma se tiene un cantador de 3 bits que entra a un conversor,
por ende, la salida es de 8 bits.
𝑇𝑎𝑚𝑎ñ𝑜 𝑑𝑒𝑙 𝑒𝑠𝑐𝑎𝑙𝑜𝑛 𝑛 2𝑉
La resolución se puede calcular como : = =
𝐸𝑠𝑐𝑎𝑙𝑎 𝑐𝑜𝑚𝑝𝑙𝑒𝑡𝑎 𝑜 𝑁𝑢𝑚𝑒𝑟𝑜 𝑑𝑒 𝑏𝑖𝑡𝑠 7
0.286V.
La escala completa se puede calcular por la siguiente ecuación (2^N -1)
Por ende, el valor de 7

Ahora para calcular la resolución porcentual se necesita acudir a la siguiente formula.

Resolución porcentual = resolución x 100 = 0.286V x100 = 28.6%

En este caso el tamaño del paso es de 0.286V dado que no puede superar los 2V dicho de
otro modo el tamaño de cada escalón deberá ser igual a este valor.

2
Para comprender este enunciado primero se tiene que definir que es un contador de rizo.
Un contador de rizo está definido como un contador asíncrono estos contadores son
usualmente diseñados con flip-flops JK y su principal característica es que estos tienen el
clock, para cada flip-flop dependiente del primero, esto se logra utilizando las salidas Q las
cuales se utilizan para fungir de reloj para los otros flip-flops estos pueden trabajar de manera
ascendente y de manera descendente o ambos.
Lo que se puede apreciar en la imagen es dado ya que los Dac no son perfectos
siempre y dependiendo de diferentes características causan distintos efectos en este caso se
puede decir que en la vida real con los dispositivos por el tiempo de conversión de los dacs
en un dado caso el voltaje de referencia de estos tiene ligeros cambios los cuales van desde
positivo hasta negativos, por lo tanto la resolución tiene estos cambios también, el tiempo de
estabilización máximo es de 100ns si no se cumple este se tendrán errores, en este caso al
usar un oscilador asíncrono se sabe que este en los tiempos de cambio no están
preciso(Cambia los estados en diferentes momentos) por lo tanto puede que hayan momentos
en los que este genere retrasos en los que este no respete el tiempo de recuperación del
circuito integrado [1]

3
4- ) Un DAC de 12 bits (de tres dígitos) que utilizan el código de entrada BCD
tiene una salida a escala completa de 9.99 V. Determine el tamaño de paso,
resolución porcentual, y el valor de VSAL para un código de entrada de
0110 1001 0101.

Solución:
Tamaño del escalón
𝑉𝐹𝑆
𝑇𝑎𝑚𝑎ñ𝑜 𝑑𝑒𝑙 𝑒𝑠𝑐𝑎𝑙𝑜𝑛 =
2𝑛 −1
Donde:
- Vfs es la salida analógica a escala completa
- n es el número de bits

9.99𝑉
𝑇𝑎𝑚𝑎ñ𝑜 𝑑𝑒𝑙 𝑒𝑠𝑐𝑎𝑙𝑜𝑛 = = 2.439𝑚𝑉
212 − 1
Resolución porcentual
𝑡𝑎𝑚𝑎ñ𝑜 𝑑𝑒𝑙 𝑒𝑠𝑐𝑎𝑙𝑜𝑛
% 𝑑𝑒 𝑟𝑒𝑠𝑜𝑙𝑢𝑐𝑖𝑜𝑛 = 𝑥100%
𝐹𝑆
2.439𝑚𝑉
% 𝑑𝑒 𝑟𝑒𝑠𝑜𝑙𝑢𝑐𝑖𝑜𝑛 = 𝑥100%
9.99

% 𝑑𝑒 𝑟𝑒𝑠𝑜𝑙𝑢𝑐𝑖𝑜𝑛 = 0.024%
Valor del voltaje de salida
011010010101 = 1685
2𝑛 − 1 = 4095

𝑒𝑛𝑡𝑟𝑎𝑑𝑎 𝑑𝑖𝑔𝑖𝑡𝑎𝑙 (𝐹𝑆 )

𝑉𝑠𝑎𝑙 =
2𝑛 − 1
1685 (9.99)
𝑉𝑠𝑎𝑙 =
4095
𝑉𝑠𝑎𝑙 = 4.11 𝑉

5- ) Un DAC de 8 bits tiene un error a escala completa de 0.2% F.S. Si el

DAC tiene una salida a escala completa de 10mA, ¿Cuál es el mayor error
para cualquier entrada digital? Si la salida del D/A se lee 50µA para una

4
entrada digital de 000000001, ¿esta esto dentro del intervalo de exactitud
especificado? (Suponga que no hay error de offset.)
Solución:
Errar absoluto o error mayor
𝑒𝑟𝑟𝑜𝑟 𝑚𝑎𝑦𝑜𝑟 = 𝑒𝑟𝑟𝑜𝑟 𝐹. 𝑆(𝑠𝑎𝑙𝑖𝑑𝑎 𝐹𝑆)

𝑒𝑟𝑟𝑜𝑟 𝑚𝑎𝑦𝑜𝑟 = 0.2%(20𝑚𝐴)

𝑒𝑟𝑟𝑜𝑟 𝑚𝑎𝑦𝑜𝑟 = 20𝜇𝐴

Calcular la salida ideal para 000000012
𝑉𝐹𝑆
𝑇𝑎𝑚𝑎ñ𝑜 𝑑𝑒𝑙 𝑒𝑠𝑐𝑎𝑙𝑜𝑛 =
# 𝑑𝑒 𝑝𝑎𝑠𝑜𝑠
𝑉𝐹𝑆
𝑇𝑎𝑚𝑎ñ𝑜 𝑑𝑒𝑙 𝑒𝑠𝑐𝑎𝑙𝑜𝑛 =
2𝑛−1
20𝑚𝐴
𝑇𝑎𝑚𝑎ñ𝑜 𝑑𝑒𝑙 𝑒𝑠𝑐𝑎𝑙𝑜𝑛 =
28 − 1
20𝑚𝐴
𝑇𝑎𝑚𝑎ñ𝑜 𝑑𝑒𝑙 𝑒𝑠𝑐𝑎𝑙𝑜𝑛 =
255
𝑇𝑎𝑚𝑎ñ𝑜 𝑑𝑒𝑙 𝑒𝑠𝑐𝑎𝑙𝑜𝑛 = 39.2 𝜇𝐴
La salida ideal para 000000012 es 39.2 𝜇𝐴
El rango de posibilidades es:
20𝜇𝐴 ± 39.2𝜇𝐴
20𝜇𝐴 + 39.2𝜇𝐴 = 59.2𝜇𝐴
20𝜇𝐴 ± 39.2𝜇𝐴 = 19.2𝜇𝐴
Por tanto, 50µA esta dentro del rango.

6- ) Un ADC de rampa digital de 8 bits con una resolución de 40mV utiliza

una frecuencia de reloj de 2.5 MHz y un comparador de VT = 1mV.
Determine:
(a) La salida digital para VA = 6.000V
𝑉𝑎𝑙𝑜𝑟 𝑑𝑖𝑔𝑖𝑡𝑎𝑙 (𝑅𝑒𝑠𝑜𝑙𝑢𝑐𝑖𝑜𝑛 ) ≥ 𝑉𝐴 + 𝑉𝑇
𝑉𝐴 + 𝑉𝑇
𝑉𝑎𝑙𝑜𝑟 𝑑𝑖𝑔𝑖𝑡𝑎𝑙 ≥
𝑅𝑒𝑠𝑜𝑙𝑢𝑐𝑖𝑜𝑛
6.000𝑉 + 1𝑚𝑉
𝑉𝑎𝑙𝑜𝑟 𝑑𝑖𝑔𝑖𝑡𝑎𝑙 ≥
40𝑚𝑉

5
 𝑉𝑎𝑙𝑜𝑟 𝑑𝑖𝑔𝑖𝑡𝑎𝑙 ≥ 150.025
Esto indica u valor digital de 150.025 o escrito en binario:

150.02510 = 100101112

(b) La salida digital para VA = 6.035V

𝑉𝑎𝑙𝑜𝑟 𝑑𝑖𝑔𝑖𝑡𝑎𝑙 (𝑅𝑒𝑠𝑜𝑙𝑢𝑐𝑖𝑜𝑛 ) ≥ 𝑉𝐴 + 𝑉𝑇
𝑉𝐴 + 𝑉𝑇
𝑉𝑎𝑙𝑜𝑟 𝑑𝑖𝑔𝑖𝑡𝑎𝑙 ≥
𝑅𝑒𝑠𝑜𝑙𝑢𝑐𝑖𝑜𝑛
6.035𝑉 + 1𝑚𝑉
𝑉𝑎𝑙𝑜𝑟 𝑑𝑖𝑔𝑖𝑡𝑎𝑙 ≥
40𝑚𝑉
𝑉𝑎𝑙𝑜𝑟 𝑑𝑖𝑔𝑖𝑡𝑎𝑙 ≥ 150.9
Esto indica u valor digital de 150.9 o escrito en binario:

150.910 = 100101112

(c) Los tiempos de conversión máximos y medio del este ADC.

Ciclos de reloj
1
𝑇=
𝑓
1
𝑇=
2.5𝑀𝐻𝑧
𝑇 = 4𝑥10−7 𝑠
𝑇 = 0,4𝜇𝑠

Tiempos de conversión máximos

𝑡𝑐 (𝑚𝑎𝑥 ) = (2𝑁 − 1)𝑐𝑖𝑐𝑙𝑜𝑠 𝑑𝑒 𝑟𝑒𝑙𝑜𝑗
𝑡𝑐 (𝑚𝑎𝑥 ) = (28 − 1)(0.4𝜇𝑠 )
𝑡𝑐 (𝑚𝑎𝑥 ) = 102𝜇𝑠
Tiempos de conversión medio
𝑡𝑐 (𝑚𝑎𝑥 )
𝑡𝑐 (𝑝𝑟𝑜𝑚𝑒𝑑𝑖𝑜 ) =
2
102𝜇𝑠
𝑡𝑐 (𝑝𝑟𝑜𝑚𝑒𝑑𝑖𝑜 ) =
2
𝑡𝑐 (𝑝𝑟𝑜𝑚𝑒𝑑𝑖𝑜 ) = 51𝜇𝑠

6
7-) Un ADC tiene las siguientes características: resolución, 12 bits, error de escala
completa, 0.03% F.S.; salida de escala completa, +5V.

(a) ¿Cuál es el error de cuantización en volts?

Para 12 bits:

12 𝑏𝑖𝑡𝑠 ≈ 212
1 1
𝑅𝑒𝑠𝑜𝑙𝑢𝑐𝑖ó𝑛 𝑝𝑜𝑟𝑐𝑒𝑛𝑡𝑢𝑎𝑙: 12 ∗ 100 = ≈ 0.024%
2 −1 4095

Entonces, el error de cuantización va a ser igual:

𝐸𝑟𝑟𝑜𝑟 𝑑𝑒 𝑐𝑢𝑎𝑛𝑡𝑖𝑧𝑎𝑐𝑖ó𝑛 = 𝑃𝑜𝑟𝑐𝑒𝑛𝑡𝑎𝑗𝑒 𝑑𝑒 𝑟𝑒𝑠𝑜𝑙𝑢𝑐𝑖ó𝑛 ∗ 𝐸𝑠𝑐𝑎𝑙𝑎 𝑐𝑜𝑚𝑝𝑙𝑒𝑡𝑎

= 0,024% ∗ 5𝑉 = 1.2 𝑚𝑉

(b) ¿Cuál es el posible error total en volts?

El error debido a 0,03% en escala completa:

0,03% ∗ 5𝑉 = 1,5𝑚𝑉

Error total = Error de cuantización + Error de escala completa

1,2𝑚𝑉 + 1,5𝑚𝑉 = 2,7𝑚𝑉

8-) El error de cuantización de un ADC como el de la figura 2 siempre es positivo, ya

que el valor de 𝑽𝑨𝑿 debe exceder de 𝑽𝑨 para que la salida del comparador cambie de
estados. Esto significa que el valor de 𝑽𝑨𝑿 podrá ser cuando mucho 1 LSB mayor que
𝑽𝑨 . Este error de cuantización puede ser modificado de manera que 𝑽𝑨𝑿 este dentro de
𝟏
± 𝟐 𝑳𝑺𝑩 de 𝑽𝑨 . Esto se puede llevar a cabo agregando un voltaje fijo igual a
𝟏 𝟏
± 𝟐 𝑳𝑺𝑩(𝟐 𝐝𝐞 𝐮𝐧 𝐩𝐚𝐬𝐨) al valor de 𝑽𝑨𝑿 . La figura 3 muestra esto en forma de +𝟓𝒎𝑽
se agrega a la salida de D/A en el amplificador sumador y el resultado, 𝑽𝑨𝒀 , es
alimentado al comparador que tiene 𝑽𝑻 = 𝟏𝒎𝑽.

Para este convertidor modificado, determine la salida digital de:

7
a) 𝑽𝑨 = 𝟓, 𝟎𝟐𝟐𝑽
b) 𝑽𝑨 = 𝟓, 𝟎𝟐𝟖𝑽

Figura 2

Figura 3

8
 a) Con VA = 5,022V el valor de VAY debe ser igual o superior a 5, 023V para poder
cambiar de estado en el comparador.
Así que VAX debe ser igual o superior a 5,018V.
Esto requiere que se determine el tamaño del paso:
5,018 𝑉
= 501,8 ≈ 502
10𝑚𝑉
Por lo tanto, 𝑉𝐴𝑋 = 5,022 ≈ 1111101102

b) Con VA = 5,028V
VAY = 5,022V + VT
VAY = 5,022V + 1mV = 5,029V
VAY = VAX + 5mV
VAX = 5,029V - 5mV = 5,024
El numero de pasos va ser igual a:
5,024𝑉
= 502,4 ≈ 503 (en el caso de los pasos, se redondea al número más
10𝑚𝑉
próximo hacia arriba, cuando el número después del punto se vuelve considerable)
Por lo tanto, 𝑉𝐴𝑋 = 01111101112

9-) Cierto convertidor de aproximación sucesivas de 8 bits tiene 2.55 V F.S. El tiempo
de conversión de VA = 1V es 80 uA.
¿Cuál será el tiempo de conversión de VA = 1,5V?

El tiempo conversión de VA es de 80uA, ya que el tiempo de conversión de

convertidores de aproximaciones sucesivas es independiente del valor analógico y esto
podemos ratificar en la bibliografía [1]Ronnal Tocci sección 11 PAG 743.

10-) La figura 4 muestra una forma de onda en 𝑽𝑨𝑿 para un SAC de 6 bits con un
tamaño de paso de 40mV durante un ciclo de conversión completo. Examine esta forma
de onda y describa que está ocurriendo a los tiempos 𝒕𝟎 a 𝒕𝟓 . Después determine la
salida digital resultante.

9
 Figura 4
Forma de onda:

Debido a que este es un ADC de aproximaciones sucesivas, de este se sabe basados

en su algoritmo que al iniciar todos sus valores están en 0, permitiendo así el muestreo de
nuevos bits, comenzando así con el MSB, estableciendo primero la interrogante que VAX >VA
de ser esto cierto, se manda el bit inicial a 0 sino el algoritmo sigue, este proceso se realiza
mediante un comparador que se encuentra en la entrada de la señal analógica del ADC.

Entonces:

Antes de t0 el valor seria 0, pero este no se toma en cuenta ya que está esperando
algún valor para comenzar a digitalizar la señal que entre al comparador en un inicio.
Como la salida del DAC de SAC se encuentra inicialmente en 0, y el valor de entrada
es mayor que valor inicial (0V antes de t0), la salida estaría en alto.
En t1 el valor en memoria de VAX se mantiene en alto, y el valor de entrada es menor,
es decir 0, este hace según el algoritmo, borrar el bit de vuelta a 0, teniendo así en la salida
un 0 lógico.
Sucede de la misma manera en t2, así que de igual modo tendríamos un 0 en la salida.
En t3, el valor en memoria del SAC regreso a su valor inicial en t0, y el valor en la
otra pata del comparador es mayor que el existente en memoria, este cumple con el algoritmo,
de la lógica de control que el valor de VAX no excediera a VA, así que se tiene un 1 lógico a
la salida.
En t4 el valor analógico en la entrada es menor que el valor en memoria de V AX
incumpliendo así el algoritmo del 1 lógico, siendo mayor V AX así que el valor en salida es 0.

10
 Y en t5 el valor de entrada VA es mayor que el valor de VAX así que por consiguiente
se tendrá un uno en la salida.

t Valor
𝒕𝟎 MSB (1)
𝒕𝟏 Bit 4 (0)
𝒕𝟐 Bit 3 (0)
𝒕𝟑 Bit 2 (1)
𝒕𝟒 Bit 1 (0)
𝒕𝟓 LSB (1)
Salida digital:
1001012

11
Bibliografía

[1] T. Ronald, Sistemas Digitales Principios Y Aplicaciones, Mexico : Pearson education , 2007.

12