Skip to content

[CodeGen] Add <4096 x {i1,i16,f16,bf16}> value types #139294

New issue

Have a question about this project? Sign up for a free GitHub account to open an issue and contact its maintainers and the community.

By clicking “Sign up for GitHub”, you agree to our terms of service and privacy statement. We’ll occasionally send you account related emails.

Already on GitHub? Sign in to your account

Merged
merged 1 commit into from
May 9, 2025
Merged

Conversation

wecing
Copy link
Contributor

@wecing wecing commented May 9, 2025

Some out of tree backend requires these larger vector types. Adding them to upstream would greatly simplify our maintenance works.

Also updated necessary code for using these types in Intrinsics.{td,cpp}.

Some out of tree backend requires these larger vector types. Adding them
to upstream would greatly simplify our maintenance works.

Also updated necessary code for using these types in
Intrinsics.{td,cpp}.
@llvmbot llvmbot added the llvm:ir label May 9, 2025
@llvmbot
Copy link
Member

llvmbot commented May 9, 2025

@llvm/pr-subscribers-llvm-ir

Author: Chenguang Wang (wecing)

Changes

Some out of tree backend requires these larger vector types. Adding them to upstream would greatly simplify our maintenance works.

Also updated necessary code for using these types in Intrinsics.{td,cpp}.


Patch is 38.66 KiB, truncated to 20.00 KiB below, full version: https://github.com/llvm/llvm-project/pull/139294.diff

3 Files Affected:

  • (modified) llvm/include/llvm/CodeGen/ValueTypes.td (+232-228)
  • (modified) llvm/include/llvm/IR/Intrinsics.td (+52-44)
  • (modified) llvm/lib/IR/Intrinsics.cpp (+8)
diff --git a/llvm/include/llvm/CodeGen/ValueTypes.td b/llvm/include/llvm/CodeGen/ValueTypes.td
index 28216a7a55398..1e9632357edd0 100644
--- a/llvm/include/llvm/CodeGen/ValueTypes.td
+++ b/llvm/include/llvm/CodeGen/ValueTypes.td
@@ -101,244 +101,248 @@ def v256i1  : VTVec<256,  i1, 26>;  //  256 x i1 vector value
 def v512i1  : VTVec<512,  i1, 27>;  //  512 x i1 vector value
 def v1024i1 : VTVec<1024, i1, 28>;  // 1024 x i1 vector value
 def v2048i1 : VTVec<2048, i1, 29>;  // 2048 x i1 vector value
-
-def v128i2  : VTVec<128,  i2, 30>;   //  128 x i2 vector value
-def v256i2  : VTVec<256,  i2, 31>;   //  256 x i2 vector value
-
-def v64i4   : VTVec<64,   i4, 32>;   //   64 x i4 vector value
-def v128i4  : VTVec<128,  i4, 33>;   //  128 x i4 vector value
-
-def v1i8    : VTVec<1,    i8, 34>;  //    1 x i8 vector value
-def v2i8    : VTVec<2,    i8, 35>;  //    2 x i8 vector value
-def v3i8    : VTVec<3,    i8, 36>;  //    3 x i8 vector value
-def v4i8    : VTVec<4,    i8, 37>;  //    4 x i8 vector value
-def v8i8    : VTVec<8,    i8, 38>;  //    8 x i8 vector value
-def v16i8   : VTVec<16,   i8, 39>;  //   16 x i8 vector value
-def v32i8   : VTVec<32,   i8, 40>;  //   32 x i8 vector value
-def v64i8   : VTVec<64,   i8, 41>;  //   64 x i8 vector value
-def v128i8  : VTVec<128,  i8, 42>;  //  128 x i8 vector value
-def v256i8  : VTVec<256,  i8, 43>;  //  256 x i8 vector value
-def v512i8  : VTVec<512,  i8, 44>;  //  512 x i8 vector value
-def v1024i8 : VTVec<1024, i8, 45>;  // 1024 x i8 vector value
-
-def v1i16   : VTVec<1,   i16, 46>;  //   1 x i16 vector value
-def v2i16   : VTVec<2,   i16, 47>;  //   2 x i16 vector value
-def v3i16   : VTVec<3,   i16, 48>;  //   3 x i16 vector value
-def v4i16   : VTVec<4,   i16, 49>;  //   4 x i16 vector value
-def v8i16   : VTVec<8,   i16, 50>;  //   8 x i16 vector value
-def v16i16  : VTVec<16,  i16, 51>;  //  16 x i16 vector value
-def v32i16  : VTVec<32,  i16, 52>;  //  32 x i16 vector value
-def v64i16  : VTVec<64,  i16, 53>;  //  64 x i16 vector value
-def v128i16 : VTVec<128, i16, 54>;  // 128 x i16 vector value
-def v256i16 : VTVec<256, i16, 55>;  // 256 x i16 vector value
-def v512i16 : VTVec<512, i16, 56>;  // 512 x i16 vector value
-
-def v1i32    : VTVec<1,    i32, 57>;  //    1 x i32 vector value
-def v2i32    : VTVec<2,    i32, 58>;  //    2 x i32 vector value
-def v3i32    : VTVec<3,    i32, 59>;  //    3 x i32 vector value
-def v4i32    : VTVec<4,    i32, 60>;  //    4 x i32 vector value
-def v5i32    : VTVec<5,    i32, 61>;  //    5 x i32 vector value
-def v6i32    : VTVec<6,    i32, 62>;  //    6 x f32 vector value
-def v7i32    : VTVec<7,    i32, 63>;  //    7 x f32 vector value
-def v8i32    : VTVec<8,    i32, 64>;  //    8 x i32 vector value
-def v9i32    : VTVec<9,    i32, 65>;  //    9 x i32 vector value
-def v10i32   : VTVec<10,   i32, 66>;  //   10 x i32 vector value
-def v11i32   : VTVec<11,   i32, 67>;  //   11 x i32 vector value
-def v12i32   : VTVec<12,   i32, 68>;  //   12 x i32 vector value
-def v16i32   : VTVec<16,   i32, 69>;  //   16 x i32 vector value
-def v32i32   : VTVec<32,   i32, 70>;  //   32 x i32 vector value
-def v64i32   : VTVec<64,   i32, 71>;  //   64 x i32 vector value
-def v128i32  : VTVec<128,  i32, 72>;  //  128 x i32 vector value
-def v256i32  : VTVec<256,  i32, 73>;  //  256 x i32 vector value
-def v512i32  : VTVec<512,  i32, 74>;  //  512 x i32 vector value
-def v1024i32 : VTVec<1024, i32, 75>;  // 1024 x i32 vector value
-def v2048i32 : VTVec<2048, i32, 76>;  // 2048 x i32 vector value
-
-def v1i64   : VTVec<1,   i64, 77>;  //   1 x i64 vector value
-def v2i64   : VTVec<2,   i64, 78>;  //   2 x i64 vector value
-def v3i64   : VTVec<3,   i64, 79>;  //   3 x i64 vector value
-def v4i64   : VTVec<4,   i64, 80>;  //   4 x i64 vector value
-def v8i64   : VTVec<8,   i64, 81>;  //   8 x i64 vector value
-def v16i64  : VTVec<16,  i64, 82>;  //  16 x i64 vector value
-def v32i64  : VTVec<32,  i64, 83>;  //  32 x i64 vector value
-def v64i64  : VTVec<64,  i64, 84>;  //  64 x i64 vector value
-def v128i64 : VTVec<128, i64, 85>;  // 128 x i64 vector value
-def v256i64 : VTVec<256, i64, 86>;  // 256 x i64 vector value
-
-def v1i128  : VTVec<1,  i128, 87>;  //  1 x i128 vector value
-
-def v1f16    : VTVec<1,    f16,  88>;  //    1 x f16 vector value
-def v2f16    : VTVec<2,    f16,  89>;  //    2 x f16 vector value
-def v3f16    : VTVec<3,    f16,  90>;  //    3 x f16 vector value
-def v4f16    : VTVec<4,    f16,  91>;  //    4 x f16 vector value
-def v8f16    : VTVec<8,    f16,  92>;  //    8 x f16 vector value
-def v16f16   : VTVec<16,   f16,  93>;  //   16 x f16 vector value
-def v32f16   : VTVec<32,   f16,  94>;  //   32 x f16 vector value
-def v64f16   : VTVec<64,   f16,  95>;  //   64 x f16 vector value
-def v128f16  : VTVec<128,  f16,  96>;  //  128 x f16 vector value
-def v256f16  : VTVec<256,  f16,  97>;  //  256 x f16 vector value
-def v512f16  : VTVec<512,  f16,  98>;  //  512 x f16 vector value
-
-def v1bf16   : VTVec<1,   bf16,  99>;  //    1 x bf16 vector value
-def v2bf16   : VTVec<2,   bf16, 100>;  //    2 x bf16 vector value
-def v3bf16   : VTVec<3,   bf16, 101>;  //    3 x bf16 vector value
-def v4bf16   : VTVec<4,   bf16, 102>;  //    4 x bf16 vector value
-def v8bf16   : VTVec<8,   bf16, 103>;  //    8 x bf16 vector value
-def v16bf16  : VTVec<16,  bf16, 104>;  //   16 x bf16 vector value
-def v32bf16  : VTVec<32,  bf16, 105>;  //   32 x bf16 vector value
-def v64bf16  : VTVec<64,  bf16, 106>;  //   64 x bf16 vector value
-def v128bf16 : VTVec<128, bf16, 107>;  //  128 x bf16 vector value
-
-def v1f32    : VTVec<1,    f32, 108>;  //    1 x f32 vector value
-def v2f32    : VTVec<2,    f32, 109>;  //    2 x f32 vector value
-def v3f32    : VTVec<3,    f32, 110>;  //    3 x f32 vector value
-def v4f32    : VTVec<4,    f32, 111>;  //    4 x f32 vector value
-def v5f32    : VTVec<5,    f32, 112>;  //    5 x f32 vector value
-def v6f32    : VTVec<6,    f32, 113>;  //    6 x f32 vector value
-def v7f32    : VTVec<7,    f32, 114>;  //    7 x f32 vector value
-def v8f32    : VTVec<8,    f32, 115>;  //    8 x f32 vector value
-def v9f32    : VTVec<9,    f32, 116>;  //    9 x f32 vector value
-def v10f32   : VTVec<10,   f32, 117>;  //   10 x f32 vector value
-def v11f32   : VTVec<11,   f32, 118>;  //   11 x f32 vector value
-def v12f32   : VTVec<12,   f32, 119>;  //   12 x f32 vector value
-def v16f32   : VTVec<16,   f32, 120>;  //   16 x f32 vector value
-def v32f32   : VTVec<32,   f32, 121>;  //   32 x f32 vector value
-def v64f32   : VTVec<64,   f32, 122>;  //   64 x f32 vector value
-def v128f32  : VTVec<128,  f32, 123>;  //  128 x f32 vector value
-def v256f32  : VTVec<256,  f32, 124>;  //  256 x f32 vector value
-def v512f32  : VTVec<512,  f32, 125>;  //  512 x f32 vector value
-def v1024f32 : VTVec<1024, f32, 126>;  // 1024 x f32 vector value
-def v2048f32 : VTVec<2048, f32, 127>;  // 2048 x f32 vector value
-
-def v1f64    : VTVec<1,    f64, 128>;  //    1 x f64 vector value
-def v2f64    : VTVec<2,    f64, 129>;  //    2 x f64 vector value
-def v3f64    : VTVec<3,    f64, 130>;  //    3 x f64 vector value
-def v4f64    : VTVec<4,    f64, 131>;  //    4 x f64 vector value
-def v8f64    : VTVec<8,    f64, 132>;  //    8 x f64 vector value
-def v16f64   : VTVec<16,   f64, 133>;  //   16 x f64 vector value
-def v32f64   : VTVec<32,   f64, 134>;  //   32 x f64 vector value
-def v64f64   : VTVec<64,   f64, 135>;  //   64 x f64 vector value
-def v128f64  : VTVec<128,  f64, 136>;  //  128 x f64 vector value
-def v256f64  : VTVec<256,  f64, 137>;  //  256 x f64 vector value
-
-def nxv1i1  : VTScalableVec<1,  i1, 138>;  // n x  1 x i1  vector value
-def nxv2i1  : VTScalableVec<2,  i1, 139>;  // n x  2 x i1  vector value
-def nxv4i1  : VTScalableVec<4,  i1, 140>;  // n x  4 x i1  vector value
-def nxv8i1  : VTScalableVec<8,  i1, 141>;  // n x  8 x i1  vector value
-def nxv16i1 : VTScalableVec<16, i1, 142>;  // n x 16 x i1  vector value
-def nxv32i1 : VTScalableVec<32, i1, 143>;  // n x 32 x i1  vector value
-def nxv64i1 : VTScalableVec<64, i1, 144>;  // n x 64 x i1  vector value
-
-def nxv1i8  : VTScalableVec<1,  i8, 145>;  // n x  1 x i8  vector value
-def nxv2i8  : VTScalableVec<2,  i8, 146>;  // n x  2 x i8  vector value
-def nxv4i8  : VTScalableVec<4,  i8, 147>;  // n x  4 x i8  vector value
-def nxv8i8  : VTScalableVec<8,  i8, 148>;  // n x  8 x i8  vector value
-def nxv16i8 : VTScalableVec<16, i8, 149>;  // n x 16 x i8  vector value
-def nxv32i8 : VTScalableVec<32, i8, 150>;  // n x 32 x i8  vector value
-def nxv64i8 : VTScalableVec<64, i8, 151>;  // n x 64 x i8  vector value
-
-def nxv1i16  : VTScalableVec<1,  i16, 152>;  // n x  1 x i16 vector value
-def nxv2i16  : VTScalableVec<2,  i16, 153>;  // n x  2 x i16 vector value
-def nxv4i16  : VTScalableVec<4,  i16, 154>;  // n x  4 x i16 vector value
-def nxv8i16  : VTScalableVec<8,  i16, 155>;  // n x  8 x i16 vector value
-def nxv16i16 : VTScalableVec<16, i16, 156>;  // n x 16 x i16 vector value
-def nxv32i16 : VTScalableVec<32, i16, 157>;  // n x 32 x i16 vector value
-
-def nxv1i32  : VTScalableVec<1,  i32, 158>;  // n x  1 x i32 vector value
-def nxv2i32  : VTScalableVec<2,  i32, 159>;  // n x  2 x i32 vector value
-def nxv4i32  : VTScalableVec<4,  i32, 160>;  // n x  4 x i32 vector value
-def nxv8i32  : VTScalableVec<8,  i32, 161>;  // n x  8 x i32 vector value
-def nxv16i32 : VTScalableVec<16, i32, 162>;  // n x 16 x i32 vector value
-def nxv32i32 : VTScalableVec<32, i32, 163>;  // n x 32 x i32 vector value
-
-def nxv1i64  : VTScalableVec<1,  i64, 164>;  // n x  1 x i64 vector value
-def nxv2i64  : VTScalableVec<2,  i64, 165>;  // n x  2 x i64 vector value
-def nxv4i64  : VTScalableVec<4,  i64, 166>;  // n x  4 x i64 vector value
-def nxv8i64  : VTScalableVec<8,  i64, 167>;  // n x  8 x i64 vector value
-def nxv16i64 : VTScalableVec<16, i64, 168>;  // n x 16 x i64 vector value
-def nxv32i64 : VTScalableVec<32, i64, 169>;  // n x 32 x i64 vector value
-
-def nxv1f16  : VTScalableVec<1,  f16, 170>;  // n x  1 x  f16 vector value
-def nxv2f16  : VTScalableVec<2,  f16, 171>;  // n x  2 x  f16 vector value
-def nxv4f16  : VTScalableVec<4,  f16, 172>;  // n x  4 x  f16 vector value
-def nxv8f16  : VTScalableVec<8,  f16, 173>;  // n x  8 x  f16 vector value
-def nxv16f16 : VTScalableVec<16, f16, 174>;  // n x 16 x  f16 vector value
-def nxv32f16 : VTScalableVec<32, f16, 175>;  // n x 32 x  f16 vector value
-
-def nxv1bf16  : VTScalableVec<1,  bf16, 176>;  // n x  1 x bf16 vector value
-def nxv2bf16  : VTScalableVec<2,  bf16, 177>;  // n x  2 x bf16 vector value
-def nxv4bf16  : VTScalableVec<4,  bf16, 178>;  // n x  4 x bf16 vector value
-def nxv8bf16  : VTScalableVec<8,  bf16, 179>;  // n x  8 x bf16 vector value
-def nxv16bf16 : VTScalableVec<16, bf16, 180>;  // n x 16 x bf16 vector value
-def nxv32bf16 : VTScalableVec<32, bf16, 181>;  // n x 32 x bf16 vector value
-
-def nxv1f32  : VTScalableVec<1,  f32, 182>;  // n x  1 x  f32 vector value
-def nxv2f32  : VTScalableVec<2,  f32, 183>;  // n x  2 x  f32 vector value
-def nxv4f32  : VTScalableVec<4,  f32, 184>;  // n x  4 x  f32 vector value
-def nxv8f32  : VTScalableVec<8,  f32, 185>;  // n x  8 x  f32 vector value
-def nxv16f32 : VTScalableVec<16, f32, 186>;  // n x 16 x  f32 vector value
-
-def nxv1f64  : VTScalableVec<1,  f64, 187>;  // n x  1 x  f64 vector value
-def nxv2f64  : VTScalableVec<2,  f64, 188>;  // n x  2 x  f64 vector value
-def nxv4f64  : VTScalableVec<4,  f64, 189>;  // n x  4 x  f64 vector value
-def nxv8f64  : VTScalableVec<8,  f64, 190>;  // n x  8 x  f64 vector value
+def v4096i1 : VTVec<4096, i1, 30>;  // 4096 x i1 vector value
+
+def v128i2  : VTVec<128,  i2, 31>;   //  128 x i2 vector value
+def v256i2  : VTVec<256,  i2, 32>;   //  256 x i2 vector value
+
+def v64i4   : VTVec<64,   i4, 33>;   //   64 x i4 vector value
+def v128i4  : VTVec<128,  i4, 34>;   //  128 x i4 vector value
+
+def v1i8    : VTVec<1,    i8, 35>;  //    1 x i8 vector value
+def v2i8    : VTVec<2,    i8, 36>;  //    2 x i8 vector value
+def v3i8    : VTVec<3,    i8, 37>;  //    3 x i8 vector value
+def v4i8    : VTVec<4,    i8, 38>;  //    4 x i8 vector value
+def v8i8    : VTVec<8,    i8, 39>;  //    8 x i8 vector value
+def v16i8   : VTVec<16,   i8, 40>;  //   16 x i8 vector value
+def v32i8   : VTVec<32,   i8, 41>;  //   32 x i8 vector value
+def v64i8   : VTVec<64,   i8, 42>;  //   64 x i8 vector value
+def v128i8  : VTVec<128,  i8, 43>;  //  128 x i8 vector value
+def v256i8  : VTVec<256,  i8, 44>;  //  256 x i8 vector value
+def v512i8  : VTVec<512,  i8, 45>;  //  512 x i8 vector value
+def v1024i8 : VTVec<1024, i8, 46>;  // 1024 x i8 vector value
+
+def v1i16    : VTVec<1,    i16, 47>;  //    1 x i16 vector value
+def v2i16    : VTVec<2,    i16, 48>;  //    2 x i16 vector value
+def v3i16    : VTVec<3,    i16, 49>;  //    3 x i16 vector value
+def v4i16    : VTVec<4,    i16, 50>;  //    4 x i16 vector value
+def v8i16    : VTVec<8,    i16, 51>;  //    8 x i16 vector value
+def v16i16   : VTVec<16,   i16, 52>;  //   16 x i16 vector value
+def v32i16   : VTVec<32,   i16, 53>;  //   32 x i16 vector value
+def v64i16   : VTVec<64,   i16, 54>;  //   64 x i16 vector value
+def v128i16  : VTVec<128,  i16, 55>;  //  128 x i16 vector value
+def v256i16  : VTVec<256,  i16, 56>;  //  256 x i16 vector value
+def v512i16  : VTVec<512,  i16, 57>;  //  512 x i16 vector value
+def v4096i16 : VTVec<4096, i16, 58>;  // 4096 x i16 vector value
+
+def v1i32    : VTVec<1,    i32, 59>;  //    1 x i32 vector value
+def v2i32    : VTVec<2,    i32, 60>;  //    2 x i32 vector value
+def v3i32    : VTVec<3,    i32, 61>;  //    3 x i32 vector value
+def v4i32    : VTVec<4,    i32, 62>;  //    4 x i32 vector value
+def v5i32    : VTVec<5,    i32, 63>;  //    5 x i32 vector value
+def v6i32    : VTVec<6,    i32, 64>;  //    6 x f32 vector value
+def v7i32    : VTVec<7,    i32, 65>;  //    7 x f32 vector value
+def v8i32    : VTVec<8,    i32, 66>;  //    8 x i32 vector value
+def v9i32    : VTVec<9,    i32, 67>;  //    9 x i32 vector value
+def v10i32   : VTVec<10,   i32, 68>;  //   10 x i32 vector value
+def v11i32   : VTVec<11,   i32, 69>;  //   11 x i32 vector value
+def v12i32   : VTVec<12,   i32, 70>;  //   12 x i32 vector value
+def v16i32   : VTVec<16,   i32, 71>;  //   16 x i32 vector value
+def v32i32   : VTVec<32,   i32, 72>;  //   32 x i32 vector value
+def v64i32   : VTVec<64,   i32, 73>;  //   64 x i32 vector value
+def v128i32  : VTVec<128,  i32, 74>;  //  128 x i32 vector value
+def v256i32  : VTVec<256,  i32, 75>;  //  256 x i32 vector value
+def v512i32  : VTVec<512,  i32, 76>;  //  512 x i32 vector value
+def v1024i32 : VTVec<1024, i32, 77>;  // 1024 x i32 vector value
+def v2048i32 : VTVec<2048, i32, 78>;  // 2048 x i32 vector value
+
+def v1i64   : VTVec<1,   i64, 79>;  //   1 x i64 vector value
+def v2i64   : VTVec<2,   i64, 80>;  //   2 x i64 vector value
+def v3i64   : VTVec<3,   i64, 81>;  //   3 x i64 vector value
+def v4i64   : VTVec<4,   i64, 82>;  //   4 x i64 vector value
+def v8i64   : VTVec<8,   i64, 83>;  //   8 x i64 vector value
+def v16i64  : VTVec<16,  i64, 84>;  //  16 x i64 vector value
+def v32i64  : VTVec<32,  i64, 85>;  //  32 x i64 vector value
+def v64i64  : VTVec<64,  i64, 86>;  //  64 x i64 vector value
+def v128i64 : VTVec<128, i64, 87>;  // 128 x i64 vector value
+def v256i64 : VTVec<256, i64, 88>;  // 256 x i64 vector value
+
+def v1i128  : VTVec<1,  i128, 89>;  //  1 x i128 vector value
+
+def v1f16    : VTVec<1,    f16,  90>;  //    1 x f16 vector value
+def v2f16    : VTVec<2,    f16,  91>;  //    2 x f16 vector value
+def v3f16    : VTVec<3,    f16,  92>;  //    3 x f16 vector value
+def v4f16    : VTVec<4,    f16,  93>;  //    4 x f16 vector value
+def v8f16    : VTVec<8,    f16,  94>;  //    8 x f16 vector value
+def v16f16   : VTVec<16,   f16,  95>;  //   16 x f16 vector value
+def v32f16   : VTVec<32,   f16,  96>;  //   32 x f16 vector value
+def v64f16   : VTVec<64,   f16,  97>;  //   64 x f16 vector value
+def v128f16  : VTVec<128,  f16,  98>;  //  128 x f16 vector value
+def v256f16  : VTVec<256,  f16,  99>;  //  256 x f16 vector value
+def v512f16  : VTVec<512,  f16,  100>;  //  512 x f16 vector value
+def v4096f16 : VTVec<4096, f16,  101>;  // 4096 x f16 vector value
+
+def v1bf16    : VTVec<1,    bf16, 102>;  //    1 x bf16 vector value
+def v2bf16    : VTVec<2,    bf16, 103>;  //    2 x bf16 vector value
+def v3bf16    : VTVec<3,    bf16, 104>;  //    3 x bf16 vector value
+def v4bf16    : VTVec<4,    bf16, 105>;  //    4 x bf16 vector value
+def v8bf16    : VTVec<8,    bf16, 106>;  //    8 x bf16 vector value
+def v16bf16   : VTVec<16,   bf16, 107>;  //   16 x bf16 vector value
+def v32bf16   : VTVec<32,   bf16, 108>;  //   32 x bf16 vector value
+def v64bf16   : VTVec<64,   bf16, 109>;  //   64 x bf16 vector value
+def v128bf16  : VTVec<128,  bf16, 110>;  //  128 x bf16 vector value
+def v4096bf16 : VTVec<4096, bf16, 111>;  // 4096 x bf16 vector value
+
+def v1f32    : VTVec<1,    f32, 112>;  //    1 x f32 vector value
+def v2f32    : VTVec<2,    f32, 113>;  //    2 x f32 vector value
+def v3f32    : VTVec<3,    f32, 114>;  //    3 x f32 vector value
+def v4f32    : VTVec<4,    f32, 115>;  //    4 x f32 vector value
+def v5f32    : VTVec<5,    f32, 116>;  //    5 x f32 vector value
+def v6f32    : VTVec<6,    f32, 117>;  //    6 x f32 vector value
+def v7f32    : VTVec<7,    f32, 118>;  //    7 x f32 vector value
+def v8f32    : VTVec<8,    f32, 119>;  //    8 x f32 vector value
+def v9f32    : VTVec<9,    f32, 120>;  //    9 x f32 vector value
+def v10f32   : VTVec<10,   f32, 121>;  //   10 x f32 vector value
+def v11f32   : VTVec<11,   f32, 122>;  //   11 x f32 vector value
+def v12f32   : VTVec<12,   f32, 123>;  //   12 x f32 vector value
+def v16f32   : VTVec<16,   f32, 124>;  //   16 x f32 vector value
+def v32f32   : VTVec<32,   f32, 125>;  //   32 x f32 vector value
+def v64f32   : VTVec<64,   f32, 126>;  //   64 x f32 vector value
+def v128f32  : VTVec<128,  f32, 127>;  //  128 x f32 vector value
+def v256f32  : VTVec<256,  f32, 128>;  //  256 x f32 vector value
+def v512f32  : VTVec<512,  f32, 129>;  //  512 x f32 vector value
+def v1024f32 : VTVec<1024, f32, 130>;  // 1024 x f32 vector value
+def v2048f32 : VTVec<2048, f32, 131>;  // 2048 x f32 vector value
+
+def v1f64    : VTVec<1,    f64, 132>;  //    1 x f64 vector value
+def v2f64    : VTVec<2,    f64, 133>;  //    2 x f64 vector value
+def v3f64    : VTVec<3,    f64, 134>;  //    3 x f64 vector value
+def v4f64    : VTVec<4,    f64, 135>;  //    4 x f64 vector value
+def v8f64    : VTVec<8,    f64, 136>;  //    8 x f64 vector value
+def v16f64   : VTVec<16,   f64, 137>;  //   16 x f64 vector value
+def v32f64   : VTVec<32,   f64, 138>;  //   32 x f64 vector value
+def v64f64   : VTVec<64,   f64, 139>;  //   64 x f64 vector value
+def v128f64  : VTVec<128,  f64, 140>;  //  128 x f64 vector value
+def v256f64  : VTVec<256,  f64, 141>;  //  256 x f64 vector value
+
+def nxv1i1  : VTScalableVec<1,  i1, 142>;  // n x  1 x i1  vector value
+def nxv2i1  : VTScalableVec<2,  i1, 143>;  // n x  2 x i1  vector value
+def nxv4i1  : VTScalableVec<4,  i1, 144>;  // n x  4 x i1  vector value
+def nxv8i1  : VTScalableVec<8,  i1, 145>;  // n x  8 x i1  vector value
+def nxv16i1 : VTScalableVec<16, i1, 146>;  // n x 16 x i1  vector value
+def nxv32i1 : VTScalableVec<32, i1, 147>;  // n x 32 x i1  vector value
+def nxv64i1 : VTScalableVec<64, i1, 148>;  // n x 64 x i1  vector value
+
+def nxv1i8  : VTScalableVec<1,  i8, 149>;  // n x  1 x i8  vector value
+def nxv2i8  : VTScalableVec<2,  i8, 150>;  // n x  2 x i8  vector value
+def nxv4i8  : VTScalableVec<4,  i8, 151>;  // n x  4 x i8  vector value
+def nxv8i8  : VTScalableVec<8,  i8, 152>;  // n x  8 x i8  vector value
+def nxv16i8 : VTScalableVec<16, i8, 153>;  // n x 16 x i8  vector value
+def nxv32i8 : VTScalableVec<32, i8, 154>;  // n x 32 x i8  vector value
+def nxv64i8 : VTScalableVec<64, i8, 155>;  // n x 64 x i8  vector value
+
+def nxv1i16  : VTScalableVec<1,  i16, 156>;  // n x  1 x i16 vector value
+def nxv2i16  : VTScalableVec<2,  i16, 157>;  // n x  2 x i16 vector value
+def nxv4i16  : VTScalableVec<4,  i16, 158>;  // n x  4 x i16 vector value
+def nxv8i16  : VTScalableVec<8,  i16, 159>;  // n x  8 x i16 vector value
+def nxv16i16 : VTScalableVec<16, i16, 160>;  // n x 16 x i16 vector value
+def nxv32i16 : VTScalableVec<32, i16, 161>;  // n x 32 x ...
[truncated]

@wecing wecing requested review from mshockwave and majnemer May 9, 2025 17:13
Copy link
Contributor

@majnemer majnemer left a comment

Choose a reason for hiding this comment

The reason will be displayed to describe this comment to others. Learn more.

LGTM

@wecing wecing merged commit 5c1ef33 into llvm:main May 9, 2025
11 of 13 checks passed
@llvm-ci
Copy link
Collaborator

llvm-ci commented May 10, 2025

LLVM Buildbot has detected a new failure on builder bolt-x86_64-ubuntu-nfc running on bolt-worker while building llvm at step 9 "test-build-bolt-check-large-bolt".

Full details are available at: https://lab.llvm.org/buildbot/#/builders/92/builds/18534

Here is the relevant piece of the build log for the reference
Step 9 (test-build-bolt-check-large-bolt) failure: 1200 seconds without output running [b'ninja', b'check-large-bolt'], attempting to kill
...
PASS: bolt-tests :: X86/heatmap.test (7 of 17)
PASS: bolt-tests :: X86/openssl.test (8 of 17)
XFAIL: bolt-tests :: AArch64/bzip2-nolbr.test (9 of 17)
PASS: bolt-tests :: X86/libmysqlclient-entry-cold.test (10 of 17)
PASS: bolt-tests :: AArch64/bzip2.test (11 of 17)
PASS: bolt-tests :: X86/cond-tail.test (12 of 17)
PASS: bolt-tests :: X86/debugTypesBug.test (13 of 17)
PASS: bolt-tests :: X86/R_X86_64_64.pic.test (14 of 17)
PASS: bolt-tests :: X86/clang.test (15 of 17)
PASS: bolt-tests :: X86/clang7-pic.test (16 of 17)
command timed out: 1200 seconds without output running [b'ninja', b'check-large-bolt'], attempting to kill
process killed by signal 9
program finished with exit code -1
elapsedTime=1268.133748

Sign up for free to join this conversation on GitHub. Already have an account? Sign in to comment
Labels
Projects
None yet
Development

Successfully merging this pull request may close these issues.

None yet

5 participants