自动读取当前目录所有.v后缀文件，转化成端口图，并放到一个Fig内
帮助理解和快速回忆当时写verilog的思路
将所有模块的.v文件放到同一个文件夹中，将module_draw.py也放到这个文件夹内，运行这个py文件即可生成模块端口图片。
如图
py生成的模块图如下所示
需要matplotlib和numpy库
-
Notifications
You must be signed in to change notification settings - Fork 0
自动读取当前目录所有.v后缀文件，转化成端口图，并放到一个Fig内。帮助理解和快速回忆当时写verilog的思路
License
rickformorty/Verilog_module_drawing
Folders and files
| Name | Name | Last commit message | Last commit date | |
|---|---|---|---|---|
Repository files navigation
About
自动读取当前目录所有.v后缀文件，转化成端口图，并放到一个Fig内。帮助理解和快速回忆当时写verilog的思路
Resources
License
Stars
Watchers
Forks
Releases
No releases published
Packages 0
No packages published